上海Synopsys物理綜合設計方法學和設計工具培訓班


嵌入式OS-Linux

Linux應用開發班
嵌入式Linux系統開發班

嵌入式Linux驅動開發班
Linux網絡工程及系統管理
Linux驅動、系統、應用全能班

嵌入式CPU--ARM

ARM開發培訓班

CortexM3+uC/OS培訓班

嵌入式OS--WinCE

單片機培訓

嵌入式硬件設計

Allegro Cadence PCB設計初級和中級班

Allegro Cadence PCB設計高級班

PCB Layout培訓-線路板設計全能班

Altium Designer Layout高速硬件設計

嵌入式OS--VxWorks

PowerPC嵌入式系統/編譯器優化


PLC編程/變頻器/數控/人機界面

PLC編程系列培訓課程表
變頻器系列培訓課程表

人機界面、數控系列培訓課程表

開發語言/數據庫/軟硬件測試

Java/.NET/C#/SQL全能培訓班

3G手機軟件測試、硬件測試

芯片設計/大規模集成電路VLSI

云計算、物聯網

開源操作系統Tiny OS開發

小型機系統管理

IBM AIX 6 Basics培訓班

IBM AIX 6 System II培訓班

其他類

培訓報名

培訓報名
培訓課程
工作推薦
嵌入式合作(項目承接)

WEB在線客服

QQ客服一

QQ客服二

QQ客服三

雙休日、節假日及晚上可致電值班電話：021-51875830 值班手機：15921673576

值班QQ:

值班網頁在線客服,點擊交談：

最新出版物、峰會和認證

曙海產品研發和生產

公益培訓通知與資料下載

現代化的多媒體教室

曙海招聘啟示

曙海動態

VxWorks培訓班圓滿結業[2011-7-2]

Android培訓班圓滿結業[2011-6-26]

iPhone培訓班圓滿結業[2011-6-24]

DSP6000培訓班圓滿結業[2011-6-20]

MTK培訓班圓滿結業[2011-6-15]

FPGA培訓班圓滿結業[2011-6-10]

曙海成功實施Sony（索尼）LINUX開發企業培訓
[2011-5-19]

曙海成功實施比亞迪DSP2000系統開發與電機控制企業培訓
[2011-5-1]

曙海成功實施Intel（英特爾）Android開發企業培訓[2011-4-20]

曙海成功實施奇瑞汽車單片機開發企業培訓[2011-4-8]

第89期FPGA應用設計高級培訓班圓滿結業
[2011-4-3]

第31期iPhone培訓班圓滿結業
[2011-3-28]

第67期DSP6000系統開發培訓班圓滿結業
[2011-3-25]

第21期MTK培訓班完滿結業
[2010-4-1]

2009年“寒假培訓系列課程”
開始招生[2008-12-31]

曙海嵌入式學院隆重推出“寒
假培訓系列課程”[2007-12-16]

慶祝曙海創立5周年，部分課
程9折回饋學員[2006-03-12]

為普及嵌入式課程，學生
報名享受優惠[2005-08-03]

曙海嵌入式培訓課程全面
升級,啟用2.0版[2004-06-14]

曙海成為Altera公司
全球合作培訓機構[2002-10-07]

020321屆Linux驅動開發班
學生圓滿畢業[2002-04-25]

　　　　　　Synopsys Prime Time 1 培訓班

入學要求

學員學習本課程應具備下列基礎知識：
◆ 電路系統的基本概念。

班級規模及環境

為了保證培訓效果，增加互動環節，我們堅持小班授課，每期報名人數限3到5人，多余人員安排到下一期進行。

上課時間和地點

上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山學院/福鑫大樓【武漢分部】：佳源大廈（高新二路）【南京分部】：金港大廈(和燕路) 【成都分部】：領館區1號（中和大道）
最近開課時間(周末班/連續班/晚班）：Synopsys Prime Time 1 培訓班：2025年11月17日..共贏、共創....資深工程師授課....同心致遠，匠心服務......--即將開課--

學時

　    ◆課時：共5天,30學時

        ◆外地學員：代理安排食宿（需提前預定）
        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質

        專注高端培訓15年，曙海提供的證書得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

最新優惠

◆團體報名優惠措施：兩人95折優惠，三人或三人以上9折優惠。注意：在讀學生憑學生證，即使一個人也優惠500元。

質量保障

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。 ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質。專注高端培訓13年，曙海提供的證書得到本行業的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。

　　　　　　　　Synopsys Prime Time 1 培訓班

本課程可幫助IC工程師進一步全面系統地理解IC設計概念與方法。培訓將采用Synopsys公司相關領域的培訓教材，培訓方式以講課和實驗穿插進行。

Overview
This workshop shows you how to maximize your productivity when using PrimeTime. You will validate and enhance run scripts, quickly identify and debug your design violations by generating and interpreting timing reports, remove pessimism with path-based analysis, and generate ECO fixing guidance to downstream tools.

Topics include:

Preparing for STA on your design, including investigating and analyzing the clocks that dictate STA results
Validating inherited PrimeTime run scripts
Leveraging the latest PrimeTime best practices to create new run scripts
Identifying opportunities to improve run time
Performing static timing analysis
Providing ECO fixing guidance to downstream tools

Objectives

At the end of this workshop the student should be able to:

Interpret the essential details in a timing report for setup and hold, recovery and removal, and clock-gating setup and hold
Generate timing reports for specific paths and with specific details
Generate summary reports of the design violations organized by clock, slack, or by timing check
Validate, confirm, debug, enhance, and execute a PrimeTime run script
Create a PrimeTime run script based on seed scripts from the RMgen utility
Identify opportunities to improve run time
Create a saved session and subsequently restore the saved session
Identify the clocks, where they are defined, and which ones interact on an unfamiliar design
Reduce pessimism using path-based analysis
Use both a broad automatic flow for fixing setup and hold violations and a manual flow for tackling individual problem paths.

Audience Profile
Design or verification engineers who perform STA using PrimeTime.

Prerequisites
To benefit the most from the material presented in this workshop, students should have:

A basic understanding of digital IC design
Familiarity with UNIX workstations running X-windows
Familiarity with vi, emacs, or other UNIX text editors

Course Outline

階段一

Does your design meet timing?
Objects, Attributes, Collections
Constraints in a timing report
Timing arcs in a timing report
Control which paths are reported

階段二

Summary Reports
Create a setup file and run script
Getting to know your clocks
Analysis types and back annotation

階段三

Additional checks and constraints
Path-Based Analysis and ECO Flow
Emerging Technologies and Conclusion